




عملي

5



8



960 sp

كلية الهندسة المعلوماتية

السنة الثالثة

التوارد - Pipeline (2)

عملي مشترك



RB Informatics; 2025/12/8

بنیان الحواسيب 2

تمرين: لدينا معالج MIPS أحادي الدور SC

بفرض أنه تم تنفيذ تسلسل التعليمات التالية (z - sw - lw - add)

1- ما هي قيمة CPI؟

2- احسب زمن دور المعالج الأصغري بفرض أن أزمدة التأخير كالتالي:

$$\text{Memory access} = 4 \text{ ns}$$

$$\text{ALU} = 3 \text{ ns}$$

$$\text{Register file access} = 2 \text{ ns}$$

الحل:

1-

$CPI = 1$ لأن المعالج أحادي الدور.

2-

بحسب أزمدة التأخير يكون زمن كل مرحلة من التعليمات كالتالي:

F	D	E	M	W
4	2	3	4	2

لأنها تمر على جميع المراحل $lw \rightarrow 4 + 2 + 3 + 4 + 2 = 15$

لأنها لا تمر على مرحلة الذاكرة $add \rightarrow 4 + 2 + 3 + 2 = 11$

$sw \rightarrow 4 + 2 + 3 + 4 = 13$

لأنها تمر فقط على أول ثلاث مراحل $z \rightarrow 4 + 2 + 3 = 9$

وهنا زمن الدور الأصغري حسب أطول تعليمة ينفذها المعالج وفي حالتنا هي (lw)، فهو مجموع الأزمدة:

$$T = 4 + 2 + 3 + 4 + 2 \gg T = 15 \text{ ns}$$

تمرین: لدينا معالج MIPS متعدد الأدوار M.C

بفرض أنه يتم تنفيذ تسلسل التعليمات التالية (j - sw - lw - add) ما هي قيمة CPI؟

احسب زمن المعالج الأصغري بفرض أن أزمدة التأخير كالتالي:

$$\text{Memory access} = 4 \text{ ns}$$

$$\text{ALU} = 3 \text{ ns}$$

$$\text{Register file access} = 2 \text{ ns}$$

الحل:

تعليمية ال lw تمر ب 5 مراحل تعليمية ال add تمر ب 4 مراحل

$$CPI = \frac{CC}{IC} = \frac{4 + 5 + 4 + 3}{4} = \frac{16}{4} = 4$$

في حالة M.C يكون زمن الدور حسب أطول مرحلة يمر بها المعالج وفي مثالنا أطول مرحلة هي وصول الذاكرة وبالتالي $T = 4 \text{ ns}$

التوارد Pipelining

تمرین: بفرض معالج تتوارد P.L مؤلف من خمس مراحل


Fetch Decode Excute Memory Write
1 2 3 4 5

وبفرض أن أزمدة التأخير كالتالي:

$$\text{Regs} = 2 \text{ ns} \quad \text{Mem} = 4 \text{ ns} \quad \text{ALU} = 3 \text{ ns}$$

وبإهمال باقي الأزمدة:

1- احسب زمن الدور الأصغري والتردد الأعظمي للمعالج



الحل:

1- زمن الدور حسب أطول مرحلة يمر بها المعالج وفي مثالنا أطول مرحلة هي وصول الذاكرة وبالتالي $T = 4 \text{ ns}$

$$f = \frac{1}{T} = \frac{1}{4} \text{ ns} = 250 \text{ MHz}$$

ويكون التردد الأعظمي هو مقلوب الدور الأصغري:

2- عند تنفيذ برنامج مؤلف من ست تعليمات، وبفرض عدم وجود أي نوع من الأعطال (No Hazard) ← (الحالة مثالية) احسب CC، CPI، CPUtime

$$CC \text{ (cycle count)} = P.L \text{ depth} + (IC - 1) + stalls$$

عدد الأدوار عمق التوارد عدد الانعطافات الأعطال

$$CC = 5 + 5 + 0 = 10 \text{ cycle}$$

$$CPI = \frac{CC}{IC} = \frac{10}{6} = 1.66$$

$$CPUtime = CC \times T = 10 \times 4 = 40ns$$

3- عند تنفيذ برنامج مؤلف من مليون تعليمة بفرض عدم وجود أي نوع من الأعطال، احسب CPI؟

$$CPI = \frac{\{5 + (IC - 1) + stalls\}}{IC} = \frac{1000004}{1000000} = 1.000004 \approx 1$$

نلاحظ أن ال CPI تقريباً يساوي (1) في المعالج متعدد الأدوار.


تنفيذ تعليمة الجمع على ممر أحادي الدور S.C (CPI = 1)

تمرين: حدد القيم العددية الموزعة على ممر المعطيات المرفق عند تنفيذ التعليمة التالية بفرض أن قيم السجلات: (\$8 = 5, \$9 = 1)

`add $2,$8,$9` # \$2 ← 5 + 1 = 6

نجمع محتويات السجلات \$8 و\$9 ونضعها في السجل \$2
نعلم أن

`add rd,rs,rt` # $rd \leftarrow rs + rt$



تنفيذ تعليمة load على ممر معطيات أحادي الدور (CPI = 1)


تمرين: حدد القيم العددية الموزعة على ممر المعطيات المرفق عند تنفيذ التعليمة التالية بفرض قيم السجلات
\$9=12، \$8=10 ومحتوى الذاكرة عند العنوان المطلوب هو 500

$Lw \$8, 4 (\$9)$

نعلم أن $lw\ rt, offset(rs)$

$\#rt \leftarrow Mem[rs + s_extend(offset)]$

$\# \$8 \leftarrow Mem[4 + 12] = Mem[16] = 500$




يقوم بتمديد العنوان من 16 بت إلى 32 بت

تمرین: بفرض تم تنفيذ 6 تعليمات هي

$or \rightarrow and \rightarrow lw \rightarrow sw \rightarrow sub \rightarrow add$

على المعالج المتوارد التالي وبفرض عدم وجود أي أعطال، حدد توزع التعليمات على المخطط المرفق في أول خمس أدوار من بدء التنفيذ ثم حدد في أي دور ساعة يتم حفظ كل من التعليمتين or و add في ملف السجلات ومتى يتم حساب عناوين الذاكرة والنفاد لذاكرة المعطيات في التعليمتين sw , lw وبأي دور يتم إجراء الطرح في ALU




في cycle الأولى تكون تعليمة or في مرحلة fetch وباقي التعليمات لم تبدأ التنفيذ

■ ملاحظة هامة: بما أن تنفيذ التعليمة يتم على عدة أدوار لذا يلزم سجلات بين المراحل لحفظ المعاملات والمعطيات وإشارات التحكم الخاصة بكل تعليمة.

بتهون بس طول بالك




Pipelined MIPS Datapath (cycle2)

**الشرح:**


- في دور الساعة الثاني cycle 2
- تكون تعليمة or في مرحلة decode
- وتعليمة and في مرحلة fetch

Pipelined MIPS Datapath (cycle3)

**الشرح:**

- في دور الساعة الثالث cycle 3
- تكون تعليمة or انتقلت لمرحلة excute
- وتعليمة and انتقلت لمرحلة decode
- وتعليمة lw دخلت في مرحلة fetch

Pipelined MIPS Datapath (cycle 4)




الشرح:

- في دور الساعة الرابع cycle 4
- تكون تعليمة or في Memory مع أنها لا تحتاج لكنها تنتظر
- وانتقلت تعليمة and لمرحلة excute
- وانتقلت تعليمة lw لمرحلة decode
- وانتقلت تعليمة sw لمرحلة fetch

وهكذا تستمر العملية حتى ينتهي تنفيذ جميع التعليمات

حدد في أي دور ساعة يتم حفظ ناتج كل من التعليمات add و or في ملف السجلات ومتى يتم حساب عناوين الذاكرة والنفاذ لذاكرة المعطيات في lw, sw وفي أي دور يتم إجراء عملية الطرح في ALU؟

Pipelined MIPS Datapath (cycle 5)



الشرح:

- في دور الساعة الخامس cycle 5 تكون تعليمة or في اخر مرحلة وهي write وتعليمة and في مرحلة Memory وتعليمة lw في مرحلة excute وتعليمة sw في مرحلة decode وتعليمة sub في مرحلة fetch وتعليمة add لم يبدأ تنفيذها بعد.

الحل:

1. يتم حفظ ناتج تعليمة add في سجل الوجهة في الدور 10 ويتم حفظ ناتج التعليمة or بالدور 5 من أدوار التنفيذ
2. ويتم حساب عنوان التخزين في الدور 6 وعنوان التحميل في الدور 5 ويتم النفاذ للذاكرة والتخزين فيها في تعليمة sw في الدور 7 ويتم النفاذ لتحميل المعطيات في الذاكرة في التعليمة lw بالدور 6.
3. يتم اجراء عملية sub في الدور 7 ضمن ALU.

وظيفة:

- حدد في أي دور ساعة يتم ما يلي:
تحليل Decode تعليمة lw، تنفيذ Execute تعليمة add، الكتابة على سجل الوجهة في تعليمة lw، جلب Fetch تعليمة sw؟

الحل:

- Decode ← lw ← 4 cycle
- Excute ← add ← 8 cycle
- write ← lw ← 7 cycle
- Fetch ← sw ← 4 cycle



The End